緒　　論
　0.1　數(shù)字電子技術的特點
　　0.1.1　模擬信號與數(shù)字信號
　　0.1.2　現(xiàn)代數(shù)字電路設計技術
　0.2　數(shù)字電子技術基礎課程
　　0.2.1　課程內容的分類
　　0.2.2　課程學習方法
第1章　邏輯代數(shù)概論
　1.1　數(shù)制與數(shù)值表示方法
　　1.1.1　數(shù)制
　　1.1.2　數(shù)制之間的轉換
　　1.1.3　數(shù)值表示方法
　1.2　碼制與常用的編碼
　　1.2.1　二-十進制碼
　　1.2.2　格雷碼
　　1.2.3　字符編碼
　　1.2.4　校驗碼
　1.3　邏輯代數(shù)基礎
　　1.3.1　基本邏輯運算
　　1.3.2　復合邏輯運算
　　1.3.3　邏輯函數(shù)及其表示方法
　1.4　邏輯函數(shù)的化簡
　　1.4.1　化簡概念
　　1.4.2　代數(shù)法化簡邏輯函數(shù)
　　1.4.3　圖解法化簡邏輯函數(shù)
　1.5　硬件描述語言HDL基礎
　　1.5.1　VHDL的基本組成
　　1.5.2　VHDL數(shù)據(jù)類型和屬性
　本章小結
　習題
第2章　集成邏輯門技術
　2.1　半導體晶體管的開關特性
　　2.1.1　邏輯電平
　　2.1.2　三極管（TTL）開關特性
　　2.1.3　MOS管開關特性
　2.2　TTL基本邏輯門電路
　　2.2.1　標準TTL非門
　　2.2.2　基本和復合TTL邏輯門
　2.3　其他類型門電路
　　2.3.1　發(fā)射極耦合邏輯（ECL）門電路
　　2.3.2　集成注入邏輯（I2L）門電路
　2.4　CMOS邏輯門電路 
　　2.4.1　CMOS基本單元
　　2.4.2　其他CMOS邏輯門電路
　2.5　改進型CMOS門電路
　　2.5.1　高速CMOS門電路
　　2.5.2　雙極型CMOS門電路（Bipolar CMOS）
　　2.5.3　CMOS門電路主要參數(shù)
　2.6　工程應用的技術問題
　　2.6.1　不同系列電路的接口問題
　　2.6.2　具有負載的接口電路
　　2.6.3　數(shù)字電路的抗干擾方法
　　2.6.4　數(shù)字電路使用注意事項
　2.7　VHDL的并行和結構行為
　　2.7.1　并行描述
　　2.7.2　結構描述
　本章小結
　習題
第3章　組合邏輯電路
　3.1　組合邏輯電路的分析與設計
　　3.1.1　組合邏輯電路的分析
　　3.1.2　組合邏輯電路的設計
　3.2　組合邏輯電路中的競爭冒險與消除方法
　　3.2.1　競爭與冒險現(xiàn)象
　　3.2.2　冒險現(xiàn)象的判斷
　　3.2.3　冒險現(xiàn)象的消除方法
　3.3　VHDL的順序行為
　　3.3.1　進程語句
　　3.3.2　順序行為舉例
　3.4　典型組合邏輯電路及其應用
　　3.4.1　編碼器
　　3.4.2　譯碼器
　　3.4.3　數(shù)據(jù)選擇器
　　3.4.4　數(shù)值比較器
　　3.4.5　算術運算電路
　3.5　可編程組合邏輯器件（PLD）
　　3.5.1　PLD基本結構與表示方法
　　3.5.2　PLD編程單元
　　3.5.3　PLD的分類
　　3.5.4　PLD組合邏輯電路應用舉例
　本章小結
　習題
第4章　觸發(fā)器
　4.1　RS鎖存器
　　4.1.1　與非門構成的RS鎖存器
　　4.1.2　或非門構成的RS鎖存器
　4.2　同步觸發(fā)器
　　4.2.1　與非門構成的同步RS觸發(fā)器
　　4.2.2　與非門構成的同步D觸發(fā)器
　4.3　主從觸發(fā)器
　　4.3.1　主從RS觸發(fā)器
　　4.3.2　主從JK觸發(fā)器
　4.4　邊沿觸發(fā)器
　　4.4.1　傳輸延遲邊沿JK觸發(fā)器
　　4.4.2　維持阻塞邊沿D觸發(fā)器
　4.5　觸發(fā)器的應用舉例
　　4.5.1　串行寄存器
　　4.5.2　并行寄存器
　　4.5.3　多路開關照明電路
　　4.5.4　消抖同步電路
　本章小結
　習題
第5章　時序邏輯電路
　5.1　時序電路的基本概念
　　5.1.1　時序電路的結構及邏輯方程
　　5.1.2　狀態(tài)轉換表與狀態(tài)轉換圖
　　5.1.3　時序電路的分類
　5.2　基于觸發(fā)器的時序電路分析
　　5.2.1　時序電路的分析步驟
　　5.2.2　同步時序電路的分析舉例
　　5.2.3　異步時序電路的分析舉例
　5.3　基于觸發(fā)器的時序電路設計
　　5.3.1　時序電路的設計步驟
　　5.3.2　同步時序電路的設計舉例
　　5.3.3　異步時序電路的設計舉例
　5.4　集成寄存器和移位寄存器
　　5.4.1　寄存器
　　5.4.2　移位寄存器
　　5.4.3　移位寄存器型序列碼發(fā)生器
　5.5　集成計數(shù)器
　　5.5.1　同步計數(shù)器
　　5.5.2　異步計數(shù)器
　5.6　基于MSI時序電路的分析和設計
　　5.6.1　基于MSI時序電路的分析
　　5.6.2　基于MSI時序電路的設計
　本章小結
　習題
第6章　半導體存儲器
　6.1　概述
　6.2　隨機存儲器（RAM）
　　6.2.1　靜態(tài)隨機存儲器（SRAM）
　　6.2.2　動態(tài)隨機存儲器（DRAM）
　　6.2.3　集成RAM及擴展
　6.3　只讀存儲器（ROM）
　　6.3.1　ROM的基本結構
　　6.3.2　集成ROM及擴展
　本章小結
　習題
第7章　高密度可編程邏輯器件
　7.1　概述
　　7.1.1　HDPLD的分類
　　7.1.2　可編程陣列邏輯（PAL）器件
　　7.1.3　通用陣列邏輯（GAL）器件
　7.2　復雜可編程邏輯器件（CPLD）
　　7.2.1　Altera7000系列EPM7128S
　　7.2.2　Lattice1000系列ispLSI1032
　　7.2.3　CPLD的特點
　7.3　現(xiàn)場可編程門陣列（FPGA）
　　7.3.1　Xilinx XC4000系列芯片
　　7.3.2　Xilinx Virtex Ⅱ系列芯片
　本章小結
　習題
第8章　脈沖波形的產(chǎn)生與整形
　8.1　集成7555電路
　　8.1.1　集成7555 CMOS電路結構
　　8.1.2　集成7555的工作原理
　8.2　集成施密特觸發(fā)器
　　8.2.1　集成施密特觸發(fā)器的工作原理
　　8.2.2　施密特觸發(fā)器應用舉例
　8.3　單穩(wěn)態(tài)電路
　　8.3.1　RC積分與微分電路
　　8.3.2　單穩(wěn)態(tài)電路工作原理
　　8.3.3　集成單穩(wěn)態(tài)電路
　　8.3.4　單穩(wěn)態(tài)電路應用舉例
　8.4　多諧振蕩電路
　　8.4.1　環(huán)形多諧振蕩器
　　8.4.2　對稱多諧振蕩器
　　8.4.3　其他類型多諧振蕩器
　本章小結
　習題
第9章　數(shù)/模和模/數(shù)轉換電路
　9.1　D/A轉換電路
　　9.1.1　權電阻網(wǎng)絡D/A轉換電路
　　9.1.2　倒T電阻網(wǎng)絡D/A轉換電路
　　9.1.3　權電流D/A轉換電路
　　9.1.4　D/A轉換電路的主要技術指標
　9.2　A/D轉換電路
　　9.2.1　采樣-保持電路
　　9.2.2　并行比較A/D轉換電路
　　9.2.3　逐次比較A/D轉換電路
　　9.2.4　雙積分A/D轉換電路
　　9.2.5　A/D轉換電路的主要技術指標
　9.3　集成D/A與A/D轉換電路及其應用
　　9.3.1　集成D/A轉換電路及其應用
　　9.3.2　集成A/D轉換電路及其應用
　本章小結
　習題
附表1　基本邏輯門電路圖形符號
附表2　常用組合電路圖形符號
附表3　基本觸發(fā)器電路邏輯符號
附表4　常用時序邏輯電路圖形符號
參考文獻